畢業(yè)論文：帶隙基準(zhǔn)電壓源高精度多路參考電壓源設(shè)計(jì)方法

目錄/提綱：……
一、低電源電壓CMC6帶隙基準(zhǔn)電壓源
二、低功耗的帶隙基準(zhǔn)電壓源
三、低溫度系數(shù)帶隙基準(zhǔn)電壓源
四、高電源抑制比（PSRR）帶隙基準(zhǔn)電壓源
一、晶體管的匹配
二、電阻電容的匹配
三、防止噪聲影響
四、防止閂鎖效應(yīng)
五、防止天線效應(yīng)
一、引言
二、發(fā)射極-基極電壓的溫度依賴性
三、引進(jìn)的曲率補(bǔ)償CMOS帯隙基準(zhǔn)電壓
四、實(shí)驗(yàn)結(jié)果
五、比較
六、結(jié)論
……

畢業(yè)論文：帶隙基準(zhǔn)電壓源高精度多路參考電壓源設(shè)計(jì)方法

摘要

本文闡述了一種以帶隙基準(zhǔn)電壓源為核心電路的高精度多路參考電壓源的設(shè)計(jì)方法，首先介紹了它的基本工作原理和電路構(gòu)成，然后對(duì)電路的各項(xiàng)參數(shù)進(jìn)行了設(shè)計(jì)，最后使用基于TSMC0.35 CMOS工藝的candence仿真工具對(duì)電路進(jìn)行了完整模擬仿真并分析了結(jié)果，同時(shí)繪制成版圖。
Candence 仿真結(jié)果表明，該高精度多路參考電壓源的穩(wěn)定工作電壓范圍為4.88V~5.5V并可以自啟動(dòng)，輸出端的五個(gè)電壓參考節(jié)點(diǎn)分別為0.6V、1.2V、1.8V、2.4V、3.3V，零溫度系數(shù)在40°C處實(shí)現(xiàn)，-40°C~120°C范圍內(nèi)溫度系數(shù)為17.3ppm/C，適用于溫度穩(wěn)定性和系統(tǒng)集成度較高的模擬集成電路中。
關(guān)鍵字：高精度 穩(wěn)定 多路參考

Abstract
This paper describes a bandgap reference voltage source circuit, reference voltage source for high-precision multi-channel design method, first introduced its basic working principle and circuit composition, and then the parameters of the circuit designFinally, using the circuit simulation tool based on TSMC0.35CMOS technology candence a complete simulation and analysis of the results at the same time drawn into the territory.
Candence simulation results show that multiple in the high-precision reference voltage source and stable operating voltage range of4.88V to 5.5V and can be self-starting, five output voltage reference node for 0.6V, 1.2V, 1.8V, 2
……（新文秘網(wǎng)http://jey722.cn省略1728字，正式會(huì)員可完整閱讀）……　
參數(shù)設(shè)計(jì)...........................23
4.2.3.2低壓線性穩(wěn)壓器中運(yùn)放的參數(shù)設(shè)計(jì)..............................24
4.3.3.3低壓線性穩(wěn)壓器中運(yùn)放的仿真......................................26
4.4高精度多路參考電壓源的仿真................................................30
5. 高精度多路參考電壓源版圖的設(shè)計(jì)與驗(yàn)證.................................. 36
5.1版圖設(shè)計(jì)和版圖驗(yàn)證的重要性.................................................36
5.2高精度多路參考電壓源版圖設(shè)計(jì).............................................37

5.3高精度多路參考電壓源的版圖驗(yàn)證.................................................42
總結(jié)..........................................................................................................43
致謝..........................................................................................................44
參考文獻(xiàn)..................................................................................................45
英文文獻(xiàn)......................................................................................46
中文文獻(xiàn)......................................................................................51



















引言

隨著 IC 設(shè)計(jì)不斷向深亞微米工藝發(fā)展，可制造的最小線寬也在不斷減小，目前已經(jīng)可以達(dá)到45nm。但與此同時(shí)，小尺寸也給電路設(shè)計(jì)不斷帶來(lái)壓力。系統(tǒng)芯片(SOC) 設(shè)計(jì)將越來(lái)越龐大規(guī)模的數(shù)模混合電路集成到單片ASIC 上，系統(tǒng)集成度不斷提高的同時(shí)對(duì)電路精度的要求越來(lái)越高。這種趨勢(shì)下許多模擬或者數(shù)字電路的設(shè)計(jì)中，都需要一個(gè)溫度變化不敏感，穩(wěn)定性好，參考節(jié)點(diǎn)較多的基準(zhǔn)電壓源。為此許多解決方案應(yīng)運(yùn)而生。在集成電路中，有三種常用的基準(zhǔn)源:掩埋齊納(Zener)基準(zhǔn)源、*FET基準(zhǔn)源和帶隙(Bandgap)基準(zhǔn)源。盡管 掩 埋 齊納基準(zhǔn)源和*FET基準(zhǔn)源的輸出溫度穩(wěn)定性非常好，但是它們的制造流程都不能兼容標(biāo)準(zhǔn)CMOS工藝。而且掩埋齊納基準(zhǔn)源的輸出一般大于5V。相比之下，帶隙基準(zhǔn)源同時(shí)具有以下優(yōu)點(diǎn):與標(biāo)準(zhǔn)CMOS工藝完全兼容;可以工作于低電源電壓下;溫度漂移、噪聲和PSRR等性能能夠滿足大部分系統(tǒng)的要求。正是具備以上優(yōu)點(diǎn)，以帶隙基準(zhǔn)電路為核心電路的各種基準(zhǔn)電路備受電子設(shè)計(jì)者的親睞親睞。本文通過(guò)一個(gè)簡(jiǎn)單的經(jīng)典帶隙基準(zhǔn)結(jié)構(gòu)和一個(gè)簡(jiǎn)單的LDO結(jié)構(gòu)的有機(jī)組合，設(shè)計(jì)出了一個(gè)簡(jiǎn)單實(shí)用的高精度多路參考電壓源。













1緒論

基準(zhǔn)源是模擬與數(shù)字系統(tǒng)中的核心模塊之一，它被廣泛應(yīng)用于動(dòng)態(tài)存儲(chǔ)（DRAM）、閃存（flash memory）以及其他模擬器件中。例如，一個(gè)差分對(duì)的偏置電流就必須根據(jù)基準(zhǔn)產(chǎn)生，因?yàn)樗麜?huì)影響電路的電壓增益和噪聲，在像A/D和D/A這樣的系統(tǒng)中，也需要基準(zhǔn)來(lái)確定輸入或者輸出的范圍�？梢哉f(shuō)在大量的設(shè)計(jì)中高性能的電壓基準(zhǔn)源設(shè)計(jì)是關(guān)鍵技術(shù)之一. 。一個(gè)好的基準(zhǔn)源需要有穩(wěn)定的工藝、電壓和溫度系數(shù)，并且不需要隨著制造工藝的改變而改變，經(jīng)過(guò)許多前人的研究與探索，利用“帶隙”方法來(lái)實(shí)現(xiàn)與溫度無(wú)關(guān)的電壓源已經(jīng)非常成熟，并且可以得到較好的結(jié)果�！皫丁奔窗雽�(dǎo)體元素的能隙，通常用硅來(lái)實(shí)現(xiàn)。

1.1國(guó)內(nèi)外研究現(xiàn)狀
進(jìn)入21世紀(jì)來(lái)，國(guó)內(nèi)外電子行業(yè)的研究人員對(duì)CMOS工藝實(shí)現(xiàn)的電壓基準(zhǔn)源作了大量的研究，并且發(fā)表了大量的學(xué)術(shù)論文，其中的技術(shù)發(fā)展主要表現(xiàn)在如下幾個(gè)方面。
一、低電源電壓CMC6帶隙基準(zhǔn)電壓源
隨著手提設(shè)備對(duì)低電源需求的不斷增加，設(shè)計(jì)低壓工作的電壓基準(zhǔn)源成為當(dāng)前基準(zhǔn)源研究的熱點(diǎn)。由于傳統(tǒng)帶隙電壓基準(zhǔn)源的帶隙電壓為1.2V左右，所以，對(duì)于電源電壓低于1.2V的基準(zhǔn)設(shè)計(jì)必須采用特殊的電路結(jié)構(gòu)，許多文獻(xiàn)都提出了輸出基準(zhǔn)電壓低于1.2V的電路結(jié)構(gòu)。常見(jiàn)的有三種種結(jié)構(gòu)：一種叫做輸出端接分流電阻的帶隙基準(zhǔn)電壓源，即leung結(jié)構(gòu)，具體做法在輸出端接一個(gè)分流電阻，這樣既可以保證輸出基準(zhǔn)的溫度穩(wěn)定性，又可以降低輸出基準(zhǔn)的大小，從而降低電源電壓；另一種是由Hiornir Babna等人提出一種新的電路結(jié)構(gòu)，叫做電流模結(jié)構(gòu)帶隙基準(zhǔn)源，俗稱babna結(jié)構(gòu)，具體做法是在運(yùn)算放大器的兩輸人端加人阻值相等的分流電阻，輸出基準(zhǔn)電壓由兩個(gè)電流的和電流經(jīng)過(guò)電阻獲得；第三種結(jié)構(gòu)由Yu em ing jiang和EdwardK..F Lee提出用跨阻放大器代替運(yùn)算放大器的帶隙基準(zhǔn)源。
二、低功耗的帶隙基準(zhǔn)電壓源
低功耗設(shè)計(jì)許多依靠電池工作的小型電子產(chǎn)品具有很重要的意義，目前比較常見(jiàn)的低功耗帶隙基準(zhǔn)電壓源主要有兩種，一種是利用工作在亞閾區(qū)來(lái)實(shí)現(xiàn)的基準(zhǔn)電壓源；另一種叫做開(kāi)關(guān)電容型帶隙基準(zhǔn)電壓源。這兩種結(jié)構(gòu)的電路功耗都可以達(dá)160uw左右的水平。
三、低溫度系數(shù)帶隙基準(zhǔn)電壓源
在許多對(duì)電壓精度要求比較高的模擬、數(shù)字或者模數(shù)混合電路中對(duì)電壓源的精度要求比較高對(duì)于普通的一階溫度補(bǔ)償?shù)膸督Y(jié)構(gòu)的溫度系數(shù)一般在20ppm/℃～50ppm/℃無(wú)法滿足設(shè)計(jì)要求，因此，設(shè)計(jì)低溫度系數(shù)的基準(zhǔn)電壓源一般必須進(jìn)行高階溫度補(bǔ)償。目前出現(xiàn)的高階補(bǔ)償技術(shù)包括 環(huán)路曲率補(bǔ)償法，β非線性曲率補(bǔ)償法，基于電阻比值的溫度系數(shù)的曲線補(bǔ)償方法等。通過(guò)二階甚至多階溫度補(bǔ)償，可以使溫度系數(shù)達(dá)到幾ppm/℃甚至是零點(diǎn)幾個(gè)ppm/℃的水平。
四、高電源抑制比（PSRR）帶隙基準(zhǔn)電壓源
在 SO C 系統(tǒng)中，數(shù)字模塊的噪聲可以通過(guò)電源、地藕合到模擬模塊，模擬模塊的PSRR好壞直接影響模擬模塊的工作性能。s. Mehrma nesh等人提出一種新的帶隙基準(zhǔn)源電路結(jié)構(gòu):帶隙基準(zhǔn)核心電路并不是直接由電源供電，而是由一個(gè)電壓源供電。為了減小其對(duì)電源的依賴性，電壓源由帶隙基準(zhǔn)核心電路提供的反饋信號(hào)控制。該電路的PSRR在直流時(shí)為一110dB，在IMH:下為一70dB。提高PSRR的另一種簡(jiǎn)單方法就是采用Cascode電流鏡。利用亞闌值MOS的柵源電壓的帶隙基準(zhǔn)
源，也可以達(dá)到非常高的PsRR。

1.2 課題研究的目的和意義
在集成電路設(shè)計(jì)中由于集成度高和節(jié)約成本要求很多時(shí)候在單片集成電路中可能需要多種電壓值的參考電壓。本課題便是旨在解決這一設(shè)計(jì)中常見(jiàn)問(wèn)題而做出的相關(guān)設(shè)計(jì)和研究。這種電路實(shí)際設(shè)計(jì)方法一般由帶隙基準(zhǔn)電壓源電路產(chǎn)生基準(zhǔn)電壓，然后再由該基準(zhǔn)電壓產(chǎn)生相應(yīng)的各個(gè)不同值的參考電壓。本課題的目的就是要求學(xué)生在理解帶隙基準(zhǔn)電壓源電路以及LDO電路的工作原理后，基于Cadence IC設(shè)計(jì)平臺(tái)，TSMC 0.35um工藝，使用spectre仿真軟件，設(shè)計(jì)計(jì)出帶隙基準(zhǔn)電壓源0.6V, 1.2V, 1.8V, 2.4V. 3.3V等節(jié)點(diǎn)的參考電壓電路及版圖。同時(shí)通過(guò)本課題，讓學(xué)生對(duì)以帶隙基準(zhǔn)電壓源為核心的多路參考電壓源工作原理以及專用IC的設(shè)計(jì)流程有較深入的理解。

1.3本文的主要內(nèi)容
為了設(shè)計(jì)得到一個(gè)符合課題要求的高精度多路參考電壓源，本人閱讀了大量的相關(guān)文獻(xiàn)資料，并且從種了解到這種電路一般由帶隙基準(zhǔn)電壓源電路產(chǎn)生基準(zhǔn)電壓，然后再由該基準(zhǔn)電壓產(chǎn)生相應(yīng)的各個(gè)不同值的參考電壓。于是本文主要從帶隙基準(zhǔn)源和LDO電路的基本原理入手，再將兩者進(jìn)行有機(jī)結(jié)合構(gòu)成一個(gè)完整的以帶隙基準(zhǔn)電路為核心工作電電源電壓范圍在4.8~5.5伏內(nèi)的五節(jié)點(diǎn)高精度多路慘考電壓源，設(shè)計(jì)出了完整的電路圖，然后通過(guò)candence相關(guān)工具對(duì)電路進(jìn)行仿真分析以及版圖繪制。簡(jiǎn)單來(lái)說(shuō)，就是做了以下課題要求的相關(guān)研究：
設(shè)計(jì)要求及大概指標(biāo)：
⑴帶隙指標(biāo)

最低要求：功能能實(shí)現(xiàn)，滿足指標(biāo)①~⑤
①溫漂：-40℃~120℃溫度范圍內(nèi)，溫漂小于5mV
②工作電壓范圍：2. ……（未完，全文共26973字，當(dāng)前僅顯示4851字，請(qǐng)閱讀下面提示信息。收藏《畢業(yè)論文：帶隙基準(zhǔn)電壓源高精度多路參考電壓源設(shè)計(jì)方法》）