設(shè)備技術(shù)部個(gè)人工作總結(jié)
在這忙碌的2013年里,公司在各方面都呈現(xiàn)出了蓬勃發(fā)展的勢(shì)頭。我的工作也在公司領(lǐng)導(dǎo)及各位同事的幫助下,緊張而有序的基本完成了自己的本職工作。通過這段時(shí)間的學(xué)習(xí)與工作,工作上有了一定的突破,但也存在了諸多不足;仡欉^去的一年,現(xiàn)將個(gè)人工作
總結(jié)如下:
1.1新員工培訓(xùn)
在培訓(xùn)中我本著讓新同事盡快融入到我們這個(gè)團(tuán)體為原則,讓新同事了解軟件,硬件,邏輯之間如何配合,并對(duì)邏輯這部分有個(gè)大體認(rèn)識(shí),同時(shí)讓他們盡可能了解自己的職位、定位自己的角色、盡早發(fā)揮自己的專業(yè)才能。
在給新同事培訓(xùn)的過程中,發(fā)現(xiàn)自己知識(shí)的匱乏,在邏輯方面還需要進(jìn)一步加深,對(duì)于軟件和硬件部分沒有整體認(rèn)識(shí)。我希望公司對(duì)新老員工多舉辦培訓(xùn)活動(dòng),增加員工本領(lǐng)域的工作能力,同時(shí)也能擴(kuò)展對(duì)其他
……(新文秘網(wǎng)http://jey722.cn省略549字,正式會(huì)員可完整閱讀)……
2.5 A08_高精度IF板測(cè)試儀
通過FPGA邏輯實(shí)現(xiàn)16路可調(diào)頻標(biāo)及8路脈沖計(jì)數(shù),出示寄存器操作指南配合單片機(jī),軟件,硬件一起完成整機(jī)調(diào)試。
1.2.6 A08-1_高精度IF板測(cè)試儀第三套
實(shí)現(xiàn)可調(diào)頻標(biāo)及脈沖計(jì)數(shù),出示寄存器操作指南配合項(xiàng)目組完成整機(jī)調(diào)試。
1.2.7 A10_921-3陀螺儀測(cè)試設(shè)備
本項(xiàng)目利用狀態(tài)機(jī)實(shí)現(xiàn)不同頻率的波形,并且頻率可有硬件按鍵發(fā)出命令,邏輯判斷命令實(shí)現(xiàn)不同頻率的時(shí)序。
在調(diào)試的過程中發(fā)現(xiàn)按鍵切換會(huì)使而導(dǎo)致波形錯(cuò)誤,頻率不穩(wěn)定。后邏輯增添了按鍵切換邏輯復(fù)位功能,將問題解決。
1.2.8 AZ01_CPCI3036板卡開發(fā)
本項(xiàng)目實(shí)現(xiàn)了PCI端數(shù)據(jù)與邏輯數(shù)據(jù)通過雙口RAM的交換;同時(shí)完成脈沖頻率采集、計(jì)數(shù)、DDR2緩存讀寫等功能。在本項(xiàng)目調(diào)試中遇到的問題主要是對(duì)硬件的不了解,造成調(diào)試周期長(zhǎng),找不出問題,以及做事不夠仔細(xì)選錯(cuò)時(shí)鐘。
1.2.9 A12_CSB總線測(cè)試設(shè)備
通過FPGA邏輯實(shí)現(xiàn)14組(每組5個(gè)信號(hào))的RT端通信時(shí)序控制,8組(每組5個(gè)信號(hào)的)BC端通信實(shí)現(xiàn)控制,12組(每組5路)電平輸入采集,邏輯提供深度為256words,寬度為32位的FIFO,用來緩存軟件更新待發(fā)送數(shù)據(jù)以及緩存接收到的數(shù)據(jù),同時(shí)邏輯實(shí)現(xiàn)了電纜自檢功能。
在調(diào)試中發(fā)現(xiàn)RT輸出信號(hào)不用時(shí)要將其拉為高,而BC接收模塊的輸出信號(hào)CMD不用時(shí)為低,不可以啟動(dòng)后用與不用都設(shè)為通信狀態(tài),將會(huì)造成干擾。還有由于項(xiàng)目過程中加入其他項(xiàng)目,造成整個(gè)CSB項(xiàng)目邏輯開發(fā)調(diào)試周期減少,時(shí)間有些緊張,邏輯沒來得及給軟件出示寄存器操作指南,造成軟件與邏輯配合不順暢。以后在邏輯單板調(diào)試完成后要盡量給軟件出示操作指南。
1.2.10 A13_續(xù)A01項(xiàng)目后六塊板卡
實(shí)現(xiàn)定時(shí)計(jì)數(shù),定差計(jì)數(shù),同時(shí)實(shí)現(xiàn)多周期外觸發(fā)計(jì)數(shù),濾波系數(shù)及周期數(shù)可有軟件設(shè)定等功能,并且完成單板調(diào)試。
1.2.11 A18_石英撓性加速度計(jì)自動(dòng)化測(cè)試系統(tǒng)設(shè)備改造
本項(xiàng)目完成了加速度計(jì)及加速度計(jì)系統(tǒng)的測(cè)試,邏輯主要實(shí)現(xiàn)不同頻率的輸出,通過串口與工控機(jī)相連,由軟件對(duì)頻標(biāo)信號(hào)的遠(yuǎn)程控制;同時(shí)實(shí)現(xiàn)對(duì)輸入信號(hào)的脈沖個(gè)數(shù)采集。利用VC軟件進(jìn)行單板調(diào)試及配合其他工作人員整機(jī)調(diào)試。在單板調(diào)試中發(fā)現(xiàn)因缺少電阻輸入信號(hào)無法到達(dá)FPGA芯片,還有開機(jī)后找不到板卡,更換93CS56芯片解決。在以后的項(xiàng)目里希望硬件給板子前能真正對(duì)板子大體功能進(jìn)行檢查測(cè)試。
1.3 2014年工作做以下規(guī)劃:
1.3.1維護(hù)公司以前項(xiàng)目;同時(shí)在保證質(zhì)量的前提下盡快完成領(lǐng)導(dǎo)安排的新項(xiàng)目;
1.3.2 理論水平和工作能力上還略顯不足,需要在學(xué)習(xí)中成長(zhǎng),進(jìn)一步加強(qiáng)基礎(chǔ):掌握*ilin*相關(guān)知識(shí),加強(qiáng)網(wǎng)絡(luò)及高速存儲(chǔ)的相關(guān)知識(shí);培養(yǎng)硬件的意識(shí) ……(未完,全文共2423字,當(dāng)前僅顯示1540字,請(qǐng)閱讀下面提示信息。
收藏《設(shè)備技術(shù)部個(gè)人總結(jié)》)